.
Импульсные и цифровые устройства. Логические элементы Дешифраторы и шифраторы Мультивибраторы Проектные параметры резисторов Элементы инжекционной логики Конструкции МДП-транзисторов Проектирование топологии ИС

Физика решение задач

 

Логический инвертор с активной нагрузкой МДП

В схеме инвертора, изображенной на рисунке 3.20, в качестве нагрузочного резистора в стоковой цепи переключающего транзистора VT2 включен транзистор VT1, переключаемый входным сигналом противофазно транзистору VT2.

В отличие от инвертора с квазили-нейной пассивной нагрузкой, где нагрузоч-ный МДП-транзистор VT1 остается постоян-но открытым при переключениях активного транзистора VT2 (см. рис. 3.16), в схеме ри-сунка 3.20 состояния транзисторной пары VT1, VT2 взаимно противоположны. При напряжении Uвх = Ез>Uо2, открывающем транзистор VT2, напряжение │Ес – Ез│< <│Uo1│ должно быть недостаточным для открывания нагрузочного транзистора VT1. Обозначения Uo1, Uo2 соответствуют пороговым напряжениям транзисторов VT1, VT2. В приведенной схеме применеы транзисторы с индуцированными каналами разного типа проводимости. Такое схемное исполнение называют инвертором на взаимодополняющих транзисторах или на комплементарных парах транзисторов (КМДП структуры). Так как ток закрытого МДП-транзистора исчезающе мал, то рабочая точка открытого транзистора инвертора находится на крутом участке его выходной ВАХ и напряжение на нем может быть оценено по формуле

 Uсио ≈ Io/(b ×│∆U│), (3.15)

где Io — ток утечки закрытого транзистора комплементарной пары;

b — удельная крутизна ВАХ открытого транзистора комплементарной пары;

│∆U│— модуль превышения порогового напряжения отпирающим в открытом транзисторе комплементарной пары

│∆U2│> 0 > │Ез–Uo2│

для VT2 и

│∆U1│>0 >│(Ес–Ез) –│Uo1││

для нагрузочного транзистора VT1.

С учетом значения Uсио выходные напряжения инвертора на комплементарной паре определяются по формулам

U0вых = Uсио2; U1вых = Ес – Uсио1.

Состояния U0вых, U1вых при управлениии инвертором с выходов аналогичных инверторов должны удовлетворять условию запасов ∆U1 по открыванию VT1 и ∆Uз2 по закрыванию VT2

│Ес│ – │Uo1│–│∆U1│ ≥ U0вых ≤ (│Uo2│– │∆Uз2│) (3.16)

для низкого уровня выхода инвертора U0вых и, наоборот, усло-вию запаса U31 по запиранию VT1 и ∆U2 по открыванию VT2

 │Ес│ – │Uo1│+│∆U31│ ≤ U1вых ≥ (│Uo2│+│∆U2│). (3.16а)

Условия (3.16) для инвертора на взаимодополняющих транзисторах для выбранных напряжений запаса по отпиранию и запиранию выполняются согласованным с пороговыми напряжениями Uo1, Uo2 выбором напряжения питания Ес. Напряжение источника питания Ес рассматриваемого инвертора должно удовлетворять более сильному из неравенств

 Ес ≥ (│Uo1│+│Uo2│+│∆U1│–│∆Uз2│),  (3.17)

 Ес ≥ (│Uo1│+│Uo2│+│∆U2│–│∆Uз1│) (3.17а)

и при равных значениях ∆Ui, ∆Uзi однозначно определяется пороговыми напряжениями транзисторов.

Топологические конфигурации нагрузочного и переключающего транзисторов нет необходимости исполнять разными по форме и размерам. Амплитуда выходного напряжения инвертора Um по состояниям управления транзистором VT2 определяется по формуле

Um2 = (U1вых – U0вых) = (│∆U2│+│∆Uз2│),  (3.18)

а по состояниям транзистора VT1 определяется по формуле

Um1 = (U1вых – U0вых) = (│∆U31│+│∆U1│). (3.18а)

Так как статическим выходным состояниям инвертора соответствует закрытое состояние одного из транзисторов пары, то энергопотребление инвертора в статическом состоянии пре-деляется током утечки закрытого транзистора пары, порядок величины которого (10–8–10–10)А. Можно показать, что при переключении инвертора энергопотребление и рассеяние мощ-ности может быть оценено по выражению

 Р ≈ ∆Ui× U2m×Tф/(2×Q×Ти), (3.19)

в котором Ти ≥ 2×Тф — есть длительность импульса, фор-мируемого инвертором, а Q = Т/Ти — скважность импульсного сигнала. Из приведенного выражения следует, что энергопотреб-ление инвертора повышается при повышении частоты переклю-чения инвертора, при уменьшении скважности импульсной последовательности, при увеличении длительности фронтов переключения.

Достижение симметрии пороговых напряжений и сопротивлений каналов активного и нагрузочного транзисторов обеспечивает идентичность параметров зарядно-разрядных цепей инвертора и равенство фронтов включения и выключения инвертора. Длительность фронта переключения инвертора может быть оценена по модифицированному выражению (3.12)

Тф ≈3×Сс/(bi×∆Ui), (3.20)

где bi — удельная крутизна транзистора зарядной (или разрядной) цепи для суммарной емкости Сс.

Допустимая симметрия форм и размеров нагрузочного и переключающего транзисторов инвертора позволяет сократить размеры транзисторов и время переключения инвертора. Возможности уменьшения размеров КМДП-конструкций нивелируются вследствие необходимости включения в их структуры и топологии охранных колец (см. рис. 3.15). Низкое энергопотребление КМДП-инверторов и логических схем на их основе является определяющим фактором широкого применения их в цифровых устройствах современной микроэлектроники.


На главную