.
Импульсные и цифровые устройства. Логические элементы Дешифраторы и шифраторы Мультивибраторы Проектные параметры резисторов Элементы инжекционной логики Конструкции МДП-транзисторов Проектирование топологии ИС

Физика решение задач

Логические элементы И НЕ

Чтобы получить логический элемент И НЕ, к элементу по схеме (рис. 18.2г) добавляют инвертор на транзисторе (рис. 18.3). Операция И осуществляется диодной частью схемы (,), а транзисторный каскад с общим эмиттером служит инвертором. Для связи логического элемента И с инвертором служат

 Рис. 18.3

последовательно включенные диоды  и , обеспечивающие надежное запирание транзистора при невысоком, но положительном потенциале точки А, соответствующем логическому «0» элемента И. Потенциал базы транзистора в этом случае ниже потенциала точки А на сумму прямых напряжений диодов  и  и достаточен для запирания транзистора. Микросхема осуществляет операцию ИНЕ при кодировании, показанном на рисунке 18.2б. Действительно, при сигнале «0» на всех входах все диоды открыты, потенциал точки А близок

к нулю. Транзистор закрыт, на выходе потенциал близок к + (сигнал «1»). Потенциал точки А и выходной сигнал не изменяется до тех пор, пока на все входы не будет подан сигнал «1». Тогда диоды  закроются, потенциал точки А повысится, транзистор перейдет в режим насыщения, а на выходе потенциал понизится до значения «0».

Элемент ИНЕ по схеме (рис. 18.3) относится к так называемым ДТЛэлементам (диоднотранзисторная логика).

Логические элементы ДТЛ и ТТЛ

Современные логические элементы выполняются в виде интегральных микросхем и входят в состав серий микросхем совокупностей типов микросхем, которые могут выполнять различные функции, имеют единое конструктивнотехнологическое исполнение и предназначены для совместного применения. Например, на основе схемы (рис. 18.3) построены элементы ИНЕ серии 156 ДТЛтипа. Так, микросхема1ЛБ566А представляет собой мощный элемент ИНЕ и отличается от схемы рисунка 18.4 более сложным инвертором (на четырех транзисторах) и отсутствием диодов .

 


 Рис. 18.4

На рисунке 18.4 приведена схема ТТЛэлемента ИНЕ с простым инвертором. Операция И реализуется здесь многоэмиттерным транзистором , а транзистор  служит в качестве инвертора.

Многоэмиттерные транзисторы легко реализуются в интегральной технологии и служат основой ТТЛэлементов.

Если на всех входах (эмиттерах транзистора ) действует сигнал «1» (высокий потенциал), то все переходы эмиттер база транзистора   закрыты. Потенциал базы транзистора близок к нулю, а переход коллектор база транзистора  открыт приложенным в прямом направлении напряжением источника  . Ток коллекторного перехода транзистора  проходит через переход эмиттер база транзистора , переводя его в режим насыщения, а на выходе появляется сигнал «0» (низкий потенциал). Если на одном из входов появится сигнал «0», то соответствующий переход эмиттер база транзистора  откроется и его базовый ток перебросится из коллекторной цепи в эмиттерную. В результате транзистор  закроется и на выходе появится высокий потенциал («1»). Таким образом, сигнал «0» может быть на выходе только при сигналах «1» на всех входах, что соответствует операции И НЕ.

На практике используют ТТЛэлементы со сложным инвертором, позволяющим увеличить нагрузочную способность элемента. На рисунке 18.5 приведена схема такого элемента ИНЕ. Транзистор   выполняет функции эмиттерного повторителя с нагрузкой в виде транзистора . При воздействии сигнала «1» на все входы транзистор  насыщен, как показано ранее. Следовательно транзистор  также насыщен изза высокого потенциала на его входе (точка а), создаваемого эмиттерным током транзистора  на резисторе . Благодаря низкому потенциалу коллектора

 


 Рис. 18.5

транзистора  (точка б) транзистор  закрыт. При воздействии сигнала «0» хотя бы на один из входов транзистор  закрывается, а транзистор  открывается изза повышения потенциала точки б и работает как эмиттерный повторитель. Диод  служит для обеспечения режима смещения транзистора , т.е. для того, чтобы этот транзистор был закрыт при насыщенном транзисторе . Прямое напряжение на диоде Д составляет около 0,5 В и служит для запирания транзистора .

По схеме (рис. 18.5) построен элемент ИНЕ 1ЛБ344А серии 134. Незначительно отличаются схемы элементов ИНЕ распространенных серий 133 и 155.

Логические элементы на МОПтранзисторах обладают малой мощностью потребления и большим входным сопротивлением.

 Контрольные вопросы:

1. Дать определение логических элементов.

2. Какие функции выполняют логические элементы ?

3. Объяснить принцип работы логического элемена И и ИЛИ.

4. Объяснить принцип работы логического элемена ИНЕ.

5. Объяснить принцип работы логического элемена ДТЛ и ТТЛ.

Модификации БПТ специального назначения

В процессе совершенствования схем и конструкций ИМС на биполярных транзисторах предложены модификации конструкций БПТ, которые применяются исключительно в конструкциях ИМС. К числу таких модификаций относятся:

многоэмиттерные БПТ (МЭТ) схем транзисторно-транзис-торной логики (ТТЛ);

многоколлекторные БПТ (транзисторы схем инжекционной логики);

транзисторы с контактными переходами Шоттки;

дополняющие по типу проводимости БПТ с продольной структурой;

БПТ со сверхтонкой базой.

Специализация назначения перечисленных приборов определяет совокупность требований к их параметрам и конструктивному исполнению. Формулировке требований и проектированию перечисленных приборов с учетом специфики схемного применения посвящен материал настоящего подраздела.

Многоэмиттерный БПТ

Многоэмиттерный транзистор [1, 3, 4] как схемотехнический радиоэлемент предложен в качестве одной из реализаций позитивной диодной и диодно-транзисторной логики (ДТЛ) с применением в качестве анода группы диодов одной общей р-области. Применение общего анода позволило разместить в одном несущем р-кармане необходимое число катодов входных диодов, сократив потери площади кристалла в сравнении с исполнением диодов в раздельных карманах. Так как изолированная от подложки р-область размещается на n-области, то все перечисленные области структуры являются одноименными областями основной структуры n-p-n БПТ и мно-жество катодов на общей базовой области может рассматри-ваться как множество эмиттеров изолированного от основания p-n-переходом МЭТ. Схемное применение МЭТ в составе простого двухвходового ТТЛ элемента приведено на рисунке 2.36.

Логический элемент по входам управляется сигналами, поступающими с выходов аналогичных логических элементов. Выходные сигналы логического элемента, в свою очередь, соответствуют открытому или закрытому состояниям транзистора VT2, обозначаются U0, U1 и при токах нагрузки I0н, I1н определяются по формулам

U1 = Eп – I1н× R2; U0 = Usсе +Rсе×[I0н + (Еп/R2)]. (2.101)

В формулах (2.101) обозначения Usce и Rсе определяются по формулам (2.72) и (2.66) — (2.70). По принципу построения в схеме логического элемента МЭТ переключается между двумя режимами:

режимом насыщения в прямом включении при подаче на один или оба входа сигнала U0 < Uben (в этом режиме ток базы МЭТ либо образует входной вытекающий ток I0вх одного из эмиттеров МЭТ, либо в равных частях делится между всеми открытыми эмиттерными входами при степени насыщения коллекторной цепи S → ∞, транзистор VT2 выключен);

активным режимом в инверсном включении при подаче на оба входа сигнала U1 > Uben ≈ Ud (в этом режиме переходы эмиттер-база МЭТ смещаются обратным напряжением, переход коллектор-база МЭТ смещен в прямом направлении, транзистор VT2 включен базовым током насыщения Ibn ≈ (Еп – 2×Ud)/R2).

Руководствуясь формулами (2.72), (2.101), можно показать, что в режиме насыщения МЭТ напряжение между его коллектором и эмиттером Ucemt в сумме с входным сигналом U0 удовлетворяют условие

  [Ucemt ≈ m×Ft×Ln (1/Ai)]+ U0 < Uben, (2.102)

где Аi — инверсный коэффициент передачи тока эмиттера МЭТ;

Uben — напряжение между базой и эмиттером насыщенного транзистора VT2.

Многоэмиттерный транзистор, являясь входным прибором логического элемента, проявляет специфические свойства, которые следует учитывать в проектировании конструкции МЭТ. Основными из этих свойств, негативно (повышают) влияющими на входной ток I1вх логического элемента, следует считать образование «паразитных» транзисторных структур между отдельными эмиттерами МЭТ и последствия инверсного активного режима МЭТ.

Транзисторные структуры между эмиттерами МЭТ при включении в активный режим создают каналы перетекания тока из «закрытого» на открытый вход, тем самым увеличивая ток I1вх и нагрузку на соответствующий выход источника сигнала, снижают нагрузочную способность источника. Этот канал перетекания тока соответствует транзисторам «продольной» структуры (БПТ «продольной» структуры обсуждается далее), в которых возможны разные сочетания включений от одного инжектирующего эмиттера на множество (Мо–1) коллектирующих эмиттеров до множества (Мо–1) инжектирующих эмиттеров в один коллектирующий эмиттер. Для ослабления этого канала увеличения входных токов необходимо формировать конструкции МЭТ, в которых прямой коэффициент передачи тока между эмиттерами должен быть снижен до приемлемых значений.

Кроме влияния межэмиттерных связей, при входных сигналах U1 МЭТ включается в активный инверсный режим, в котором закрытые переходы эмиттер-база выполняют роль коллекторных переходов. Через эти переходы образуется канал перетекания тока от источника сигнала U1 к базе транзистора VT2. Для ослабления этого влияния необходимо формировать конструкции МЭТ, в которых коэффициент передачи тока между эмиттером и коллектором в инверсном активном режиме (Аi) должен быть снижен до приемлемых значений. Влияние инверсного коэффициента передачи Аi тока структуры МЭТ на состояния логического элемента неоднозначно. Для уменьшения входного тока I1вх коэффициент Ai необходимо уменьшать, но при этом ослабляется неравенство (2.101), чему соответствует снижение запаса помехоустойчивости по включению VT2. Область допустимых значений коэффициента Ai принимается равной (0,01—0,05).

 К перечисленным ограничениям в проектной версии конструкции МЭТ должна быть отнесена симметрия эмиттеров относительно базового электрода. Вследствие малости прямого тока коллектора, конструкция МЭТ к межэлектродному сопротивлению участка эмиттер-кол-лектор не критична. Допустимые межэлектродные сопротивления участков эмиттер-база, коллектор-база кон-струкции МЭТ сравнимы с абсолютным допуском на величину сопротивления R1 и повышаются с уменьшением I0вх.

На рисунке 2.37 изображен вариант топологической конфигурации двухэмиттерного МЭТ, исполненного на технологической структуре ЭПСК.

Симметрия эмиттеров Э1, Э2 относительно контактного вывода 3 от базового слоя обеспечивается размещением на базе симметрирующей металлизации 2. Благодаря ему удлиненный отвод от базы, названный «шейкой», может быть смещен относительно ее расширенной области, на которой размещены эмиттеры и симметрирующий электрод. Контакты к базе (3) и к коллекторному слою (4) удалены от области размещения эмиттеров на длину «шейки», что позволяет для инверсного режима представить МЭТ в виде схемной композиции, изображенной на рисунке 2.38. Двухэмиттерный МЭТ на рисунке условно представлен со-вокупностью диодов, два из которых соответствуют эмиттерно-базовым переходам МЭТ с анодной областью, совмещенной с анодной областью коллекторно-ба-зового перехода расширенной части базы (диод VDbcw на рисунке с эффективной площадью анода Sbcw). Размер Wb подчеркивает пространственную близость катодов эмиттерно-базового и коллекторно-базового переходов МЭТ.

Резисторы Rb, Rc на рисунке отображают влияние сопротивлений «шейки» в базовой и коллекторной областях структуры, а резистор Rвс отображает влияние на перераспределение токов сопротивления электродов в зоне контактов к базе и коллектору. Диод VDbc с эффективной площадью анода Sbc учитывает шунтирующее действие перехода коллектор-база в зоне контактов к базе и коллектору. Приведенная модель вполне допустима, так как предполагается такой выбор конструктивных размеров МЭТ, при котором удовлетворяется условие

Ibcw ≤ (0,2–0,3) Ibc,

а токи закрытых эмиттеров в таком же отношении находятся к току Ibcw. Полагая отношение токов

(Ibcw/ Ibc) ≤ (k < 0,3)

и учитывая зависимость этих токов от общего приложенного напряжения Uo, можно показать, что необходимое значение k реализуется при выполнении условия

(Rb + Rc) ≥ {[m× Ft ×Ln[Sbcw/(k×Sbc)]/Ibc] + Rbc}/k. (2.103)

Сопротивления резисторов Rb, Rc итерационным выбором размеров «шейки» приводятся в соответствие с неравенством (2.103) по выбранным значениям площадей эмиттеров, площади симметрирующего электрода, требуемой площади Sbcw.

 Токи закрытых эмиттеров определяются коэффициентами передачи на них тока Ibcw или токов открытых эмиттеров.

  Число эмиттеров МЭТ логических элементов определяет их коэффициент объединения по входам и обычно не превышает восьми, так как увеличение площади МЭТ снижает быстродействие элемента.

К числу основных параметров МЭТ следует отнести:

допустимые обратные напряжение на эмиттер-база Uebd, В;

рабочие прямые токи эмиттеров Ieon, А;

рабочий прямой ток коллектора МЭТ в инверсном включении Ibc, А;

токи закрытых эмиттеров Ieof, А.

К перечисленным параметрам может быть отнесено сопротивление «шейки» (Rb+Rc), косвенно определяющее токи закрытых эмиттеров при рабочих значениях тока Ibc.

Допустимые напряжения Uebd МЭТ соответствуют расчетным оценкам этого параметра для основной структуры БПТ и выполняются по формулам (2.15) — (2.19).

Прямые рабочие токи эмиттеров Ieon и коллектора Ibc обеспечиваются выбором форм и размеров электродных областей с применением расчетных формул (2.43) — (2.55) основной структуры БПТ.

Токи закрытых эмиттерных входов Ieof при известных рабочих токах Ieon, Ibc определяются коэффициентами передачи продольных транзисторных структур в нормальном включении и коэффициентами передачи основной структуры БПТ в инверсном включении. Для исключения повторов приближенная расчетная оценка этих коэффициентов передачи и токов может быть выполнена по соотношениям, приведенным для рассматриваемых далее модификаций БПТ.

Выбор размеров «шейки» МЭТ выполняется по предварительно назначенному коэффициенту k в формуле (2.103) и расчетным моделям электродных областей БПТ (см. п. 2.13.6).


На главную